Patent Number: Publication date:	JP60154660 1985-08-14				•		÷
Inventor(s): Applicant(s):	OOSHIMA HIROYUKI SUWA SEIKOSHA KK			, .			
Requested Patent:		*.	<i>b</i>				
Application Number: Priority Number(s): IPC Classification:	JP19840011363 19840125 H01L27/08; H01L21/84; H01L2	9/78					
EC Classification: Equivalents:	JP2024723C, JP7027975B						
<u></u>	•	Abstract					
acceptor as impurities CONSTITUTION: Then, gate insulating activation is execute P. channel TR are for	ensively manufacture a complemes of either one source, drain regions 202, 203 of Piglims 204, 205 and gate electroid as an acceptor, and a Pitype simed. In this case, acceptors are nnel TR. Thereafter, the P-chanroids of either the properties of	ion of P-channel and type and N type thing des 206, 207 are full emiconductor is fort added similarly to t	d N-channel n films TR are rther formed med. Thus, the regions 2 P is then im	thin film trane formed on Subsequen he source, d211, 212 to bplanted, an a	isistors. an insulatin tly, after B i rain regions ecome soul activation is	g substra s implante s 209, 210 rce, drain executed	te 201 ed, an of the as a

Data supplied from the esp@cenet database - I2

doner. Thereafter, an interlayer insulating film 215 is accumulated by the normal method. Further, source electrodes 216, 218 and drain electrodes 217, 219 are formed.

⑩ 日本国特許庁(JP)

①特許出額公開

⑫公開特許公報(A)

昭60-154660

@Int_Cl_1

識別記号

庁内整理番号

@公開 昭和60年(1985)8月14日

H-01 L 27/08 21/84

29/78

1 0 2 6655-5F

7739-5F

8422-5F 審査請求 未請求 発明の数 2 (全4頁)

❷発明の名称

相補型薄膜トランジスタ

到特 顧 昭59-11363

❷出 願 昭59(1984)1月25日

仍発 明 者

大 島 弘 之

諏訪市大和3丁目3番5号 株式会社諏訪精工合内

印出 願 人 株式会社諏訪精工舎

東京都新宿区西新宿2丁目4番1号

20代理人 弁理士最上 務

明細瘤

発明の名称

相補型薄膜トランジスタ

特許額求の範囲

(1)ソース・ドレイン領域の不純物として、アクセプタとドナーの双方を含むドチャネル型薄膜トランジスタと、ドナーのみを含むドチャネル型薄膜トランジスタから構成されたことを特徴とする相補型薄膜トランジスタ。

(2)ソース・ドレイン領域の不純物として、アクセプタのみを含む P チャネル型 薄膜トランジスタと、ドナーとアクセプタの双方を含む N チャネル型薄膜トランジスタから構成されたことを特徴とする相補型薄膜トランジスタ。

発明の詳細な説明

(技術分野)

本発明はPチャネル型薄膜トランジスタとBチャネル型複膜トランジスタを集積化した相補型費

膜トランジスタに関する。

く従来技術>

近年、絶縁基板上に薄膜トランジスタを形成する技術の研究が活発に行われている。との技術は、安価な透明絶数基板を用いて高品質の概形ディスプレイを実現するアクティブマトリックスパネル、あるいは通常の半導体集積回路上にトランジスタなどの能動業子を形成する三次元集積回路、あるいは安価である。数多くの応用が期待されるものである。

とれらの応用では、 稼്酸トランジスタを単なる データのスイッチング来子として用いるのみで 社 なく、 薄膜トランジスタでロジック回路を構成す ることが要求される。

との場合、一般に累子数が多くなるため、 消費 電力を低減させる上で相補構成(C M B) 化が 必要となる。例えばアクテイブマトリンクスパネ ルの周辺回路を消膜トランジスタで内蔵する場合 、面景数に応じた数のシフトレジスタやパンファ、 あるいはアナログスインチなどが必要となる。 一般には 5 0 0 段以上のシフトレジスタを内蔵しなくてはならない。また、三次元集積回路やイメージセンサ、あるいは高密度メモリーなどの場合でも多数の架子が必要とされるととは容易に頻推できる。このように架子数が多い場合、その消費電力を低減させるためには、海膜トランジスタを相補構成にすることが必須となる。

しかし、相補型輝膜トランジスタは、アチャネル型とドチャネル型の双方を集積化するため製造方法が複雑になり、したがって製造コストが高いという問題点を有しており、このため、従来、充分な検討が行なわれておらず、実用化レベルに達していなかった。

く目的>

本発明はとのような問題点を除去するものであ り、その目的とするところは、相補型薄膜トラン シスタを簡単な製造方法で安価に提供することに ある。

く概要>

極である。本発明の特徴は、ソース・ドレイン領域の構成にあり、下記のいずれか一方の構成を取る。

(1) Pチャネル型海豚トランジスタのソース・ドレイン領域はアクセフタとドナーの双方を含有し、Nチャネル型海豚トランジスタのソース・ドレイン領域はドナーのみを含有する。

(2) Pチャネル型 薄膜トランジスタのソース・ドレイン領域は T クセブタのみを含有し、N チャネル型薄膜トランジスタのソース・ドレイン領域は ドナーと T クセブタの双方を含有する。

すなわち、従来の相補型専膜トランジスタでは アチャネル型のソース・ドレイン領域はアクセガ タのみを、Nチャネル型のソース・ドレイン領域 はドナーのみを含有するのに対して、本発明では いずれか一方のソース・ドレイン領域にドナーと アクセプタの方を含有せしめる。このような朝 成を取っても、半導体のP型あるいはト型の制御 は問題なく行なえる。

第2図は第1図に示した本発明による相補型符

本発明は、ドチャネル型階膜トランジスタとドチャネル型準膜トランジスタのいずれか一方のソース・ドレイン領域の不純物として、ドナーとアクセブタの双方を添加したことを特徴とする相補型御膜トランジスタを提供するものである。
〈家施例〉

以下、実施例におついて、本発明を詳しく説明する。

第1図は本発明による相補型機 脱トランシスタの構造を示す断面図の1例である。101が Pチャネル型 薄膜トランシスタ、102が Nチャネル型 薄膜トランシスタであり、相補 型 複膜トランシスタであり、相補 型 複膜トランシスタであり、相 補 型 複版トランシスタを 存成している。108はガラス、石英、ビの 総縁 在 を で ある。104,105はチャネル 領域 で ある 半 導体 アング は ドレイン領域 で ある。1100,111はゲート 絶線 膜で あり、115,110に に 114はアース 電極、116,118はドレイン 電極、116,118はドレイン 間

膜トランジスタの製造方法を示す図である。まず 第2図(a)のように、絶縁若板201上に半導 体務膜を堆積させた後、所設のバターンを形成し て、アチャネル設殊胆トランジスタのチャネル領 城202及びNチャネル型轉談トランジスタのチ ヤネル領収208を形成する。その後、熱股化法 や気相成長法を用いてゲート絶縁殿201,20 5を形成し、さらにゲート 電極206,207を 形成する。次に、第2図(b)のように、イオン 打ち込み法を用いてポロン 2 0 8を 1 × 10¹¹⁰cm⁻²打 ち込む。打ち込まれたポロンは後の熱処理で活性 化してアクセプタとなり、P型半導体を形成する。 これにより、アチャネル型薄膜トランジスタのソ - ス・トレイン領域 2 0 9 , 2 1 0 が形成される。 との際、Nチャネル塑薄膜トランジスタのソース • ドレイン領域となるべき領域211,212に も同様にアクセプタが添加される。次に、第2四 (c)のように、Pチャネル型酶膜トランジスタ を、例えばフォトレジスト218で被疑して、り ンあるいはヒ衆214を8×10^{10 cm 2}打ち込む。打

ち込まれたリンあるいはヒ素は後の熱処理で活性 化してドナーとなる。したがって、領域211及 び212には、1×10^{10cm-2}に対応するアクセプタ と、8×10¹⁸cm⁻³に対応するドナーが含まれている。 イオン打ち込みの条件が最適化され、さらに活性 化率が充分に高ければ、この領域は、 2 × 10¹⁸cm ³ に対応するドナーのみが含まれる場合とほぼ等価 である。したがって、この領域の導電型はN型と なり、Nチャネル型薄膜トランジスタのソース・ ドレイン領域を形成することになる。最後に、第 2 図(d)のように、イオン打ち込み時のマスク としたフォトレジストを除去した後、層間絶縁膜 216を堆積させる。さらにコンタクトホールを 開口した後、ソース関極 2 1 6 , 2 1 8 及びドレ イン戦極217,219を形成して、本発明によ る相補型背膜トランジスクは完成する。

第 8 図は、このように柳成された薄膜トランジスタの 0 N 電流を示すグラフである。縦軸は薄膜トランジスタの 0 N 電流であり、チャネル長 10 Am ・チャネル幅 10 Amのトランジスタに、ゲート電圧

リンのドーズ量(8×10¹⁰cm⁻¹)の双方で決定される。ポロンのドーズ量が少ないならばリンが支配的になりソース・ドレイン領域の抵抗は充分低くなるが、1×10¹⁰cm⁻¹以上になるとリン選度を相殺してソース・ドレイン領域の抵抗が高くなり、ロN電流は減少する。第8図からわかるように、ポロンのドーズ量は1×10¹⁰cm⁻¹が最適である。この時、双方のトランジスタは共に高いロN電流を得るととができる。

第4回は、本発明による相補型薄膜トランジスタの特性を示すグラフである。縦軸はドレイン電流の対数値であり、横軸はゲート電圧である。便宜上、Pチャネル型薄膜トランジスタのゲート電圧の極性をNチャネル型薄膜トランジスタのものにそろえている。ドレイン配圧は5 ▼である。ソース・ドレイン領域の抵抗の影響も受けずに、良好なトランジスタ特性が得られている。

以上、トチャネル型薄膜トランジスタのソース・ドレイン領域に、ドナーとアクセプタの双方を含む場合について説明したが、アチャネル型薄膜

KV。ドレイン電圧 5 V を印加したときのドレイン 電流と定義している。横軸は最初に全面に打ち込 むポロンのドーズ最である。2度目にNチャネル 領域のみに打ち込むリンの濃度は8×1010cm 2でー 定である。グラフから明らかなように、ポロンのド ーメ量の増加と共に、Pチャネル型薄膜トランジ スタの O N 電流は増加し、1 × 1018cm 以上で飽和 の傾向で見られる。一方、ドチャネル型被膜トラ ンジスタの O N 電流は 1 × 1010cm 1以下ではほとん ど変化しないが、1×1016cm 3以上で急激に減少す る。とれらの現象はいずれも、ソース・ドレイン 鎖娘の抵抗を考願することによって説明できる。 すなわち、Pチャネル型薄膜トランジスタのソー ス・ドレイン領域の抵抗はポロンのドース量の増 大に伴なって減少するためON低流は増加するが、 1 × 10¹⁰cm⁻³以上では、ソース・ドレイン領域の抵 抗よりもチャネル抵抗の方が支配的になるため、 とれ以上ドーメ最を増してもON電流は変化した。 い。一方、ドチャネル型背膜トランジスタのソー ス・ドレイン領域の抵抗は、ポロンのドース最と

トランジスタのソース・ドレイン領域に、ドナー とアクセブタを含む場合についても本殊明は念く 同様に成立する。

く効果>

本発明によれば、ソース・ドレイン領域の抵抗 の悪影響を受けるととなく、優れた特性を有する 相補型薄膜トランジスタを極めて簡単な製造方法 て得ることができる。すなわち、従来の如く、P チャネル型とドチャネル型を別々に作りとむので はなく、全体を一方のタイプで作り、その後、そ の一部を他方のタイプに作り変えるため、製造工 程の簡略化が実現される。具体的には、イオン打・ ち込みのマスク形成回数を、従来の2回から1回 に減少させるととが可能となる。元来、複膜トラ ンジスタは簡単な方法で製造できるところに特扱 があり、製造工程は極めて短い。したがって、そ の中のマスク形成工程が省略できることは、全体 の製造方法の簡略化にかいて極めて大きい比反を 有する。目い換えれば、背膜トランジスタは、容 易かつ安価に製造されなくては意味がなく、とと

図面の簡単を説明

第1図は本発明による相補型 脚トランジスタの構造を示す断面図である。

第2図(a)~(c) は本発明による相補型 凝膜トランシスタの製造方法を示す図である。

第8図は本発明による相補型 郡膜トランシスタ の O N 電流とアクセブタ 微度の関係を示す グラフ である。


第 4 図は本発明による相補型辞膜トランシスタ の特性を示すグラフである。


以上

出願人 株式会社師訪精工會


代理人 弁理士 最 _








第 1 図





第 4 図